1. multisim仿真时，逻辑电路输入端悬空，软件默认为输入低电平。n2. 但在实际电路中，n3. ttl集成电路输入端悬空，相当于输入高电平。但该端子可能受外界感应信号的干扰，不能保证可靠工作，故不应以悬空形式来作为高电平输入。n4. 对于cmos集成电路，其输入端阻抗很高，悬空的输入端相当于接收天线，端口电平处于忽高忽低的不稳定状态。因此，cmos电路输入端，不允许悬空。