组合逻辑电路的特点是输出信号只与当前时刻相关，与其它时刻的输入状态无关，五存储电路，也没有反馈电路。因此Latch应该属于时序电路。Latch是电平敏感的存储单元，数据存储的动作取决于输入时钟或者使能信号的电平值，因此Latch可以有时钟输入，但是用的是时钟的电平值。