基于CMOS工艺的高性能处理器时钟系统，集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。

　　锁相环在时钟产生中应用。锁相环广泛应用于时钟系统设计中，其中包括相位同步以及时钟倍频等应用。通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。

　　此外，很多芯片控制链逻辑需要占空比为50%的时钟，因此需要一个2倍于此的时钟源，集成在芯片内部的PLL可以将外部时钟合成为此时钟源。

　　时针分针秒针特点和用途：

　　1、时针:指示小时，形状最短，走一圈12小时；

　　2、分针指示分钟，形状宽属于第二长，走一圈1小时；

　　3、秒针，指示秒钟，最细最长，走一圈1分钟