实践证明，当SPI总线速率低于500KHz时，通讯线（时钟线/数据线）上的过孔对通讯没有比较明显的影响，但通讯速率超过500KHz时，过孔产生的分布电容会使信号的上升沿或下降沿产生一定的畸变，过孔越大，分布电容越大。

　　另外，信号即便还和IO口输出模式配置有关，其中，较大上拉电阻Rup与过孔分布电容会导致更大边沿时间。