1、原理图画完后，检查校验，保证没有错误报告

　　2、导出网表，看PCB在哪个EDA软件画就导入对应版本

　　3、在画PCB的软件中导入网表，注意cadence原理图时每个原理图符号symbol中添加的封装名footprint，要在PCB软件中有，并且名字完全一致，否则在PCB软件中导入网表会报错。

　　4、在PCB软件中导入网表后生成的元器件和对应电气关系，开始layout

　　5、layout完成后开始布线，完成后PCB做规则检查，排除所有报错