A端输入3.6V以上高电平电压时，T1集电极1.4V电压低于发射极电压，4kΩ电阻电流经T1集点结流向T2发射结，使T2饱和，T4饱和，电路输出低电平。

　　A端输入1V以下低电平电压时，T1发射极电压低于集电极1.4V电压，4kΩ电阻电流经T1发射结流向低电平输入端A，T2得不到电流而截止，T4截止，Ucc经R2使T3饱和导通，电路输出高电平，实现非逻辑关系。