直接全编译(Ctrl + L)就知道有哪些环节了 分析和综合:这里主要是检查每个源文件的语法错误,生成门级代码,模块之间的错误可能检查不出来; 布局和布线:针对不同的器件进行优化,布局布线,这是关键步骤 汇编:产生编程文件,简单的fpga工程就完了 完整的步骤还有时序约束,约束完再编译,查看时序分析是否满足条件,再修改,这是一个反复的过程,如果要用第三方的工具进行仿真还需要单独生成对应的时序网表,包括一下仿真模型,延时输出文件等