这个是硬件保证的，FPGA 供电一般有 核电压 1.0v 或者 1.2v，然后又 AUX电压，还有 IO 电压。 这时候要先上电的 DCDC 的out valid 信号去驱动 后上电的 DCDC 的 EN 信号，就可以满足上电时序。

　　这个是硬件保证的，FPGA供电一般有核电压1.0v或者1.2v，然后又AUX电压，还有IO电压。这时候要先上电的DCDC的outvalid信号去驱动后上电的DCDC的EN信号，就可以满足上电时序。