verilog中，直接用计数器来进行50MHz到1Hz的分频(直接计数到50M-1)准不准确？有什么好的想法？
verilog中，直接用计数器来进行50MHz到1Hz的分频(直接计数到50M-1)准不准确？有什么好的想法？
自己做的分频不可以做上升沿触发的吧，如果是FPGA，建议用EDA工具的pll IP core
来源：文章来源于网络，如有侵权请联系我们删除。本文由五金加工编辑，欢迎分享本文，转载请保留出处和链接！
verilog中，直接用计数器来进行50MHz到1Hz的分频(直接计数到50M-1)准不准确？有什么好的想法？
自己做的分频不可以做上升沿触发的吧，如果是FPGA，建议用EDA工具的pll IP core
