数字ic设计用什么软件？

　　大概分为这几个板块:

　　RTL designer:

　　常用语言: Verilog， System Verilog，OVL断言库等

　　常用工具: VCS，Verdi，Spyglass等

　　IC Verification:

　　参照设计文档编写验证环境。主要是做动态仿真的比对。如果有解密，加密模块。可能需要调System Verilog的dpi接口。用C等语言编写参考模型等。

　　常用语言: System Verilog，UVM， C， C++， Perl， Shell等

　　常用工具: VCS，Verdi等

　　Netlist:

　　生成门级网表，工具可以分析出用了多少个门，提取power，area等信息。

　　常用软件: Design Compiler， RTL Compiler

　　DFT:

　　对芯片内部插入诸如BIST，扫描链。芯片间如JTAG。测试激励的生成的算法ATPG。输出的压缩器。伪随机数。Fault Model等……

　　常用工具: DFT Compiler

　　布局布线:

　　检查DRC和LVS等。可以提取准确的timing用于后仿。

　　常用软件: ICC，Encounter

　　静态时序分析:

　　和动态仿真不同，主要是通过静态分析path delay。看是否有setup和hold的violation。

　　常用软件: Prime Time

　　形式验证:

　　主要是通过穷举的形式验证功能的准确性。

　　常用工具: Formality

　　工作岗位每个到，甚至于不想搞纯研发的岗，可以试一试FAE等。

　　有可能有表述不到位的地方，欢迎指正。

　　芯片设计软件有哪些？

　　芯片软件IC设计工具很多,主要有Cadence、Mentor Graphics 和 Synopsys。 这三家都是 ASIC设计领域相当有名的软件供应商.IC设计需要用PADS软件。高速的用CANDENCE。都可以的。 先用PADS把芯片的封装做出来。并布好芯片的FINGER，然后把芯片复制到你要封装的PAKGE。摆好FINGER，与基板上的引脚相连，就可以了。

　　芯片设计软件：cadence,mentor,EPD,Zuken,UPD,Pads等