·

　　在使用外部晶振作为芯片的系钟时，晶振需要串联两个负载小容。另小瞧这两个小电容哦，没有它们，晶振就没法工作了。

　　为了让晶振能够可靠、稳定的起振，我们在布线时，需要让晶振和负载电容尽量的靠近芯片的晶振引脚。

　　单片机、通讯芯片可能会使用到外部无源晶振，而无源晶振需要外接两只电容，这两只电容叫做负载电容。负载电容的取值一般是(10pF-30pF)之间，电容值非常小。晶振电路的电路图下图所示。

　　这两只负载电容的容值不是随便取得，有一个复杂得计算公式，但是不建议大家通过计算公式自己计算取值，而是要参考芯片数据手册，手册上都有推荐参数，要根据手册的推荐选择，这样可以避免出错。如下图是PIC18F系列单片机晶振电路中负载电容的推荐选型值。

　　电容值的选择取决于所使用的晶振频率，直接根据推荐值选择参数即可，避免因自己计算而出错。如下图所示，是CH340系列芯片的推荐取值。

　　官方手册中推荐的晶振位12MHz，负载晶振位33pF。所以，只要是涉及到晶振电路的芯片，在手册上都会有电容的选型信息，参考手册即可。

　　楼下的答案其实并没有说明白如何选取C1,C2电容的具体容值，电容C1、C2的容量如果选取不好，很可能造成晶振不起振，所以其对电路振荡频率的影响绝对是不容忽视的。对于这个问题，如果经历过硬件工程师相关岗位的面试，其实有很大概率会被问到。

　　一般晶振电路设计采用上图所示的Pierce石英晶体振荡电路 ， 其中，CL被称为负载电容，是指在电路中跨接晶振两端的总的外界有效电容，晶振制造商会在Datasheet中为其产品指定负载电容CL的具体容值，Cg,Cd就是问题中所说的C1,C2，被称为匹配电容，Cs是PCB板上的杂散电容，一般在低频设计中可以忽略不记。

　　公式简洁明了，下面我就具体介绍一下具体的原理与计算方法。

　　需要明确，晶振在正常工况下的实测频率一般与标称频率是不一致的，在室温条件下晶振实测工作频率fm与标称频率fs的相对误差被称为频率误差。

　　为了消除频率偏差，就需要在外部电路加负载电容CL，即需要C1,C2两个电容。我这里随便找了一个晶振的负载电容与频率偏差曲线图，如图可见，选取了合适的CL电容之后，可以将频率偏差大大降低甚至消除，效果十分显著。

　　上文提及过，CL的具体容值可以在datasheet中找出，那么厂商是如何计算出这个值的呢？为了更好地解释，这里需要简要介绍一下晶振的等效电路。

　　其中Co是晶振的静态电容，C1是动态等效电容，L1是动态等效电感，R1是动态等效电阻（，其串联谐振频率为fs，并联谐振频率为fa。在fs到fa的区域即是并联谐振区，该区域就是晶振的正常工作区域，fa到fs之间，就是晶振的带宽，带宽越窄，晶振品质因素越高，振荡频率越稳定。

　　由上公式，可以确定负载频率CL。不理解这些也没问题，大家可以直接在datasheet中找出CL的具体容值，运用公式计算即可。

　　综上，我们确定了C1,C2的计算方法及对应原理，通过这些。我们即可以设计出正常起振，且频率稳定的晶振电路。欢迎大家关注我的头条号：科技阅览室。

　　如有其他问题，大家也可以在评论区讨论，我会尽力为大家解答。