开关电源共模干扰抑制方法？

　　（1）优化电路元器件布置，尽量减少寄生、糯合电容。

　　（2）延缓开关的开通、关断时间，但这与开关电源高频化的趋势不符。

　　（3）应用缓冲电路，减缓dv/dt的变化率。变换器中的电流在高频情况下作开关变化，从而在输人、输出的滤波电容上产生很高的dv/dt，即在滤波电容的等效电感或阻抗上感应出干扰电压，这时就会产生常模干扰。故选用高质量的滤波电容（等效电感或阻抗很低）可以降低常模干扰。

　　运放电源抑制比偏高是为什么？

　　运放电源抑制比偏高可能是因为电源滤波电容或滤波电感选型不当，导致电源噪声过大；或者是电源线路设计不合理，存在共模干扰等问题。

　　此外，运放内部的抑制电路也可能存在问题，例如抑制电容选型不合适、抑制电路失效等。这些因素会导致电源抑制比偏高，影响运放的性能和稳定性，因此在设计电路时需要注意电源线路和运放抑制电路的设计和优化。

　　运放电源抑制比偏高可能是由于以下原因：

　　首先，可能是电源滤波电容的容值过大，导致电源抑制比增加。

　　其次，可能是电源线路中存在较大的电感或电阻，导致电源抑制比偏高。

　　此外，还可能是电源线路中存在干扰源，如开关电源等，导致电源抑制比增加。

　　最后，可能是运放本身的设计或制造问题，导致电源抑制比偏高。为了解决这个问题，可以适当调整电源滤波电容的容值，优化电源线路设计，减小电源线路中的电感和电阻，排除干扰源，或者更换合适的运放器件。

　　运放电源抑制比偏高可能有以下几个原因：1. 电源抑制比（PSRR）是指电源电压变化对运放输出的影响程度。当电源抑制比偏高时，说明运放对电源的干扰非常敏感，即电源的波动会直接影响到运放的输出。这可能是因为电源线路设计不佳、电源滤波效果差等原因导致。2. 电源抑制比的高低与运放本身的设计和制造质量有关。一些低成本或低质量的运放可能在设计或制造上存在一定的问题，导致其电源抑制比较高。3. 运放的电源抑制比还与它的工作频率有关。在较高频率下，由于电源线路和元器件等因素的影响，电源抑制比可能会偏高。这是因为高频信号对电源的干扰更加显著，更容易影响到运放的输出。需要注意的是，不同的应用对电源抑制比的要求不同。有些应用对电源抑制比的要求较高，需要选用抑制比较低的运放；而有些应用对电源抑制比的要求不那么严格，对运放的选择则更加灵活。